Чужой ASIC-код на FPGA: почему нельзя просто нажать «Синтез»
Производство ASIC не прощает ошибок и сжигает время. Чтобы драйверы и софт писались задолго до готовности кремния, аппаратную логику разворачивают на ранних ПЛИС-прототипах.
Но запустить сторонний SystemVerilog-код, написанный эксклюзивно под ASIC, на архитектуре FPGA — та ещё задача. Требуется ювелирная адаптация подсистемы PCI Express через минимальные воздействия, чтобы не сломать чужую логику.
Оценим нестандартные приёмы трансформации такого кода.
Производство ASIC не прощает ошибок и сжигает время. Чтобы драйверы и софт писались задолго до готовности кремния, аппаратную логику разворачивают на ранних ПЛИС-прототипах.
Но запустить сторонний SystemVerilog-код, написанный эксклюзивно под ASIC, на архитектуре FPGA — та ещё задача. Требуется ювелирная адаптация подсистемы PCI Express через минимальные воздействия, чтобы не сломать чужую логику.
Оценим нестандартные приёмы трансформации такого кода.
👍 22
🔥 11
❤ 7
😍 5
👏 4
🤔 4
4
😘 2
53 18.4K
Обсуждение 0
Обсуждение не доступно в веб-версии. Чтобы написать комментарий, перейдите в приложение Telegram.
Обсудить в Telegram